Vorlesung: Entwurf und Synthese von Eingebetteten Systemen

Lehrstuhl Technische Informatik
Dozent Dr. Lange
Betreuer Julian Reich (julian.reich@student.uni-tuebingen.de)
Vorlesung Mittwoch 10-12 Uhr
Raum Kleiner Hörsaal Sand 6 (F122)
Übung Mittwoch 12-14 Uhr
Beginn 13. April 2011
Umfang 2 + 2 SWS: 3 LP Vorlesung, 1 LP Übungen, 4 LP in Kombination mit Übungen
Prüfungsfach      Technische Informatik
Eintrag im LSF Entwurf und Synthese von Eingebetteten Systemen

Beschreibung

Eingebettete Systeme (ES) sind in übergeordnete Systeme, wie z.B. Kraftfahrzeuge, Flugzeuge, Fotos, Handys, Haushaltsmaschinen, medizinische Geräte usw. eingebettet und nehmen dort Steuerungs-, Regelungs- oder Überwachungs-Aufgaben wahr. ES werden als die wichtigste Anwendung der Technischen Informatik in den kommenden Jahren angesehen. Die überwiegende Mehrzahl aller gefertigten Prozessoren werden heute in ES eingesetzt. In der Vorlesung werden folgende Themen behandelt: Entwurfsmethodik, die HW-Beschreibungssprache VHDL, die System-Beschreibungssprache SystemC, High-Level-Synthese, Verteilte ES, Simulation und Synthese auf Logik-, Register-Transfer und algorithmischer Ebene.

Bemerkung

In den Übungen werden verschiedene Komponenten mit Hilfe von VHDL und SystemC entwickelt, simuliert und synthetisiert. Folgende Werkzeuge/Programme werden in den Übungen benutzt: Synopsys(TM)-Design-Compiler. Simulator: Modelsim(TM) von Mentor(TM).  Agility-Compiler(TM) von Celoxica(TM), C-Compiler und SystemC-Bibliotheken.