Lab: Chipfertigung Praktikum/Chip manufacturing lab

Description

Halbleiter sind eine der treibenden Kräfte unserer Wirtschaft sowie der Wissenschaft. Jede weitere Verkleinerung der Strukturgrößen und die steigende Komplexität machen die Halbleiterfertigung zu einer der größten Herausforderungen unserer Zeit. Wie werden solche komplexen mikroelektronischen Systeme gefertigt?

Dieses Praktikum soll in grundlegende Techniken der Chipfertigung einführen. Von der Hardware Beschreibung bis zu den tatsächlichen Fertigungsdaten. Für jede Phase dieses Prozesses soll ein Überblick über die entsprechenden Werkzeuge und Abläufe erworben werden. Weiterhin wird jede dieser Phase durch Simulationen, Verifikation und Techniken zur Selbstprüfung erlernt werden um die Grundlagen zur unabhängigen und verantwortlichen Chipfertigung zu legen.

Unter anderem werden folgende Aspekte behandelt:

• Hardware Beschreibung: Woraus lässt sich „gute“ Hardware synthetisieren?

• Front end: Constraint-basierte Synthese und Optimierung, Evaluation der Leistungsaufnahme sowie des zeitlichen Verhaltens

• Back end: Layout Grundlagen, Layout Qualität, Chip Layout

• Design Rule Checking, Layout Überprüfung

• Simulationstechniken für jeden Schritt

Die Vorbesprechung sowie der erste Termin findet am 29. April 2016 um 9:00 Uhr in C223 statt! Bei Fragen bitte bei B206 vorbeikommen oder eine Email an den Betreuer senden (Kuehn)

English version:

Semiconductors are among the greatest driving forces of our economy and research. Every increasing technology scaling and complexity makes their manufacturing one of the most challenging tasks today. So, how are such complex microelectronic systems manufactured?

In this lab we will focus on chip manufacturing techniques from hardware description down to actual manufacturing information. During each phase, the respective tools and flows shall be introduced to give an overview on the respective task at hand and the required tools. Furthermore, each phase is complemented with appropriate simulation, verification and self-check techniques to lay the foundation for independent and responsible chip design.

Among others, the following aspects will be address

• Hardware Description: What makes a “good” synthesis base?

• Front end: Constraint-based synthesis and optimization, power/timing evaluation

• Back end: Layout basics, layout quality, chip layout

• Design rule checking, layout checking

• Simulation techniques for each step

We will start on April 29th 2016, 9am in C223 with an introduction, followed by the first exercise. If you have any questions, feel free to drop by B206 or send an email to the lab conductor (See "Betreuer: Kuehn" above).