Dr. JĂĽrgen Ruf

Eberhard-Karls-Universität Tübingen
Wilhelm-Schickard Institut fĂĽr Informatik
Lehrstuhl Technische Informatik
Sand 13, B205
72076 TĂĽbingen

Telefon: +49 (7071) 29-75458
Telefax: +49 (7071) 29-5062

E-Mail: ruf

Sprechstunde: keine Angabe

Kontakt-Formular

Forschungsinteressen

  • Formale Methoden, insb. automatische Beweistechniken (Model Checking)
  • Simulationsbasierte Verifikationsmethoden, Testbenchmethodik
  • Entwurf von Systemen auf hohen Abstraktionsebenen und Systembeschreibungssprachen, insb. SystemC
  • Verifikation von eingebetteter Software
  • Beschreibung und Verifikation von Echtzeitsysteme
  • alle Varianten von binären Entscheidungsdiagrammen (ROBDD, MTBDD, BMD, ...)

Werdegang

  • 1991 - 1996 Diplomstudiengang Informatik an der Universität Karlsruhe
  • 1996 - 1999 Wissenschaftlicher Angestellter des Instituts fĂĽr Rechnerentwurf und Fehlertoleranz der Fakultät fĂĽr Informatik an der an der Universität Karlsruhe
  • Juli 1999 - Mai 2003 Postdoktorand am Arbeitsbereich Technische Informatik der Universität TĂĽbingen
  • April 2002 - Juli 2002 Lehrstuhlvertretung im Fach Betriebssysteme an der Universität Freiburg
  • Seit Juni 2003 Verifikations Ingenieur bei der IBM im Entwicklungslabor Böblingen


Projekte

  • "GRASP": Grafische Spezifikation und Echtzeitverifikation von Produktionsautomatisierungsanlagen 
  • KOMFORT: Kombination formaler und Semiformaler Techniken zur Verifikation von C++-basierten Systembeschreibungen
  • VALSE: Validierung und zertifizierung von System-on-Chip EntwĂĽrfen (als Unterauftragnehmer der Robert Bosch GmbH, Reutlingen)
  • FEST: Funktionale Verifikation von Systemen

Publikationen

 Alle Publikationen im BibTex-Format

    2015

      August 2015
      • H. Eichelberger, T. Kropf, J. Ruf, T. Greiner, W. Rosenstiel
         Efficient Fault Localization During Replay of Embedded Software
        Proceedings of the 41st Euromicro Conference on Software Engineering and Advanced Applications (SEAA), p.43-52

      2014

        September 2014
        • S. Huster, P. Heckeler, H. Eichelberger, J. Ruf, S. Burg, T. Kropf, W. Rosenstiel
           More Flexible Object Invariants with Less Specification Overhead
          Software Engineering and Formal Methods (SEFM), Vol.8702, p.302-316, Springer International Publishing
        Juli 2014
        • H. Eichelberger, J. Ruf, T. Kropf, T. Greiner, W. Rosenstiel
            Debugger-based Record Replay and Dynamic Analysis for In-Vehicle Infotainment
          Proceedings of 14th International Conference on Computational Science and Its Applications (ICCSA), Software Quality Workshop, p.387-401, Springer International Publishing
        März 2014
        • H. Eichelberger, P. Heckeler, J. Ruf, S. Huster, S. Burg, T. Kropf, T. Greiner, W. Rosenstiel
           Erkennen von Speicherverletzungen im Testbetrieb von eingebetteter Software
          17. Workshop Methoden und Beschreibungssprachen zur Modellierung und Verifikation von Schaltungen und Systemen (MBMV), p.61-70, IBM Deutschland
        • Stefan Huster and Merdin Macic and Sebastian Burg and Hanno Eichelberger and Patrick Heckeler and JĂĽrgen Ruf and Thomas Kropf and Wolfgang Rosenstiel
           Increasing Software Reliability by Integrating Formal Verification and Robustness Testing.
          MBMV, p.125-136
        • S. Burg, P. Heckeler, S. Huster, H. Eichelberger, J. Behrend, J. Ruf, T. Kropf, O. Bringmann
           LoCEG: Local Preprocessing in SAT-Solving through Counter-Example Generation
          Workshop Methoden und Beschreibungssprachen zur Modellierung und Verifikation von Schaltungen und Systemen , Vol.17, IBM Deutschland

        2013

          September 2013
          • P. Heckeler, H. Eichelberger, T. Kropf, B.Schlich, J. Ruf, S. Huster, S. Burg, W. Rosenstiel
              Accelerated Model-Based Robustness Testing of State Machine Implementations
            ACM Applied Computing Review, 13 (03), p.50--67
          März 2013
          • S. Huster, P. Heckeler, J. Ruf, S. Burg, T. Kropf, W. Rosenstiel
             A Software Testing Framework to Integrate Formal Verification Results
            16. Workshop Methoden und Beschreibungssprachen zur Modellierung und Verifikation von Schaltungen und Systemen, p.183-192, Universität Rostock, Rostock
          • P. Heckeler, B. Schlich, T. Kropf, G. R. Cardoso, H. Eichelberger, J. Ruf, S. Huster, S. Burg, W. Rosenstiel
             Accelerated Robustness Testing of State-Based Components using Reverse Execution
            Proceedings of the 28th Annual ACM Symposium on Applied Computing (SAC), Vol.2, p.1188-1195, ACM, Coimbra, Portugal
          • H. Eichelberger, P. Heckeler, S. Huster, S. Burg, J. Ruf, T. Kropf, W. Rosenstiel, B. Schlich
             Beschleunigte Robustheitstests fĂĽr verhaltensbeschreibende Zustandsmaschinen
            16. Workshop Methoden und Beschreibungssprachen zur Modellierung und Verifikation von Schaltungen und Systemen (MBMV), p.161-170, Universität Rostock

          2012

            2012
            • Stefan Lämmermann, Lukas Pielawa, Andreas Burger, Jan Schlemminger, JĂĽrgen Ruf, Thomas Kropf, Andreas Hein, Wolfgang Rosenstiel
               Heterogeneous Assertion-Based Verification for Medical Devices Development
              The 17th Workshop on Synthesis And System Integration of Mixed Information Technologies (Sasimi 2012), p.pp. 211 - 216, Oita Japan
            • A. GrĂĽnhage, J. Behrend, D. Lettnin, P. Heckeler, J. Ruf, T. Kropf, W. Rosenstiel
               Optimized Static Parameter Assignment for Semiformal Software Verification
              15. Workshop Methoden und Beschreibungssprachen zur Modellierung und Verifikation von Schaltungen und Systemen, Kaiserslautern, Germany

            2011

              2011
              • P. Heckeler, J. Behrend, J. Ruf, T. Kropf, W. Rosenstiel, R. Weiss
                 DWARF-driven Equivalence Checking of UML Statecharts and Software Components
                Gesellchaft fĂĽr Informatik e.V.: Softwaretechnik-Trends, 31 (3), p.61-63
              März 2011
              • J. Behrend, D. Lettnin, P. Heckeler, J. Ruf, T. Kropf, W. Rosenstiel
                 Scalable Hybrid Verification for Embedded Software
                DATE '11: Proceedings of the conference on Design, Automation and Test in Europe
              Februar 2011
              • Stefan Lämmermann, Erik Markert, Axel Braun, JĂĽrgen Ruf, Thomas Kropf und Wolfgang Rosenstiel
                 Eigenschaftsbasierte Verifikation von MEMS
                Cyber-Physical Systems – Enabling Multi-Nature Systems 2011 (CPMNS'11), Bremen, Germany
              • J. Behrend, P. Heckeler, S. Huster, D. Lettnin, J. Ruf, T. Kropf, W. Rosenstiel
                 Scalable and Extendable Hybrid Verification Platform
                14. Methoden und Beschreibungssprachen zur Modellierung und Verifikation von Schaltungen und Systemen (MBMV), Oldenburg, Germany

              2010

                September 2010
                • P. Heckeler, J. Behrend, T. Kropf, J. Ruf, R. Weiss, W. Rosenstiel
                    State-based Coverage Analysis and UML-driven Equivalence Checking for C++ State Machines
                  FM+AM 2010, Vol.P-179, p.49-62, Lecture Notes in Informatics, Pisa
                März 2010
                • S. Lämmermann, A. Jesser, A. Viehl, J. Ruf, L. Hedrich, T. Kropf, W. Rosenstiel
                   Towards Assertion-Based Verification of Heterogeneous System Designs
                  Design, Automation and Test in Europe (DATE'10), p.1171-1176

                2009

                  Dezember 2009
                  • S. Lämmermann, J. Ruf, T. Kropf, W. Rosenstiel
                      Assertion-based Analog Mixed-Signal Verification
                    IP - Embedded Systems Conference 2009 (IP-ESC`09)
                  Juni 2009
                  • S. Lämmermann, M. Rathgeber, A. Jesser, J. Ruf, L. Hedrich, T. Kropf, W. Rosenstiel
                     Checking Heterogeneous Signal Characteristics: Applying Assertion-Based Verification
                    Formal Verification of Analog Circuits at CAV'09 (FAC) , Grenoble, France
                  März 2009
                  • S. Lämmermann, A. Jesser, R. Weiss, J. Ruf, L. Hedrich, T. Kropf, W. Rosenstiel
                     An Assertion-Based Verification Methodology for SystemC-AMS Designs
                    15th Workshop on Synthesis And System Integration of Mixed Information Technologies (SASIMI), p.434-435, Okinawa, Japan
                  Publikationen ohne Monatsangabe 2009
                  • Djones Lettnin and Pradeep Kumar Nalla and Jörg Behrend and JĂĽrgen Ruf and Joachim Gerlach and Thomas Kropf and Wolfgang Rosenstiel and Volker Schönknecht and Stephan Reitemeyer
                     Semiformal verification of temporal properties in automotive hardware dependent software
                    DATE, p.1214-1217

                  2008

                    Dezember 2008
                    • A. Jesser, S. Laemmermann, A. Pacholik, R. Weiss, J. Ruf, W. Fengler, L. Hedrich, T. Kropf, W. Rosenstiel
                        Advanced Assertion Based Design for Mixed-Signal Verification
                      IEICE TRANS. FUNDAMENTALS: Special Section on VLSI Design and CAD Algorithms, Vol.E91–A(12), p.3548-3555
                    Oktober 2008
                    • Stefan Lämmermann, Alexander Pacholik, Alexander Jesser, Roland Weiss, JĂĽrgen Ruf, Wolfgang Fengler, Lars Hedrich, Thomas Kropf, Wolfgang Rosenstiel
                       Improving Mixed-Signal Verification by Assertion Based Design
                      16th IFIP/IEEE International Conference on Very Large Scale Integration (VLSI-SoC), p.144-148, Rhodos, Griechenland
                    Publikationen ohne Monatsangabe 2008
                    • Lettnin, Nalla, Ruf, Kropf, Rosenstiel, Kirsten, Schönknecht, Reitemeyer
                       Verification of Temporal Properties in Automotive Embedded Software.
                      In: Design, Automation and Test in Europe

                    2007

                      Oktober 2007
                      • A. Jesser, S. Lämmermann, A. Pacholik, R. Weiss, J. Ruf, W. Fengler, L. Hedrich, T. Kropf, W. Rosenstiel
                         Analog Simulation Meets Digital Verification - A Formal Assertion Approach for Mixed-Signal Verification
                        14. Workshop on Synthesis And System Integration of Mixed Information technologies (SASIM), p.507-514, Sapporo, Japan
                      Juni 2007
                      • J. Behrend, A. Braun, O. Bringmann, M. Krause, T. Kropf, S. Lämmermann, P. Nalla, W. Rosenstiel, J. Ruf, T. Schönwald, A. Viehl u. J. Zimmermann
                          Entwurf und Verifikation von Hardware/Software - Systemen
                        Kooperationsmarkt des Ekompass-Workshops, Hannover, Germany
                      März 2007
                      • S. Lämmermann, J. Behrend, R. Weiss, J. Ruf, T. Kropf, W. Rosenstiel
                         UML/SysML-Systemanalyse zur Generierung von formalen Verifikationseigenschaften fĂĽr verschiedene Abstraktionsebenen
                        Methoden und Beschreibungssprachen zur Modellierung und Verifikation von Schaltungen und Systemen (MBMV), p.29-38, Erlangen, Germany
                      Publikationen ohne Monatsangabe 2007
                      • D. Lettnin, M. Winterholer, A. Braun, J. Gerlach, J. Ruf, T. Kropf, W. Rosenstiel
                         Coverage Driven Verification applied to Embedded Software
                        IEEE Computer Society Annual Symposium on VLSI (ISVLSI), Porto Alegre, Brazil
                      • P. K. Nalla, J. Behrend, P. M. Peranandam, J. Ruf, T. Kropf, W. Rosenstiel
                         Grid Based Fast Falsification For Bounded Property Checking
                        Forum on Specification & Design Languages (FDL)
                      • D. Lettnin, P. Nalla, J. R. R. Wess, A. Braun, J. Gerlach, T. K. a. W. Rosenstiel
                         Semiformal Verification of Temperal Properties in Embedded Software
                        10. Methoden und Beschreibungssprachen zur Modellierung und Verifikation von Schaltungen und Systemen (MBMV), Erlangen, Germany

                      2006

                        Juli 2006
                        • S. Lämmermann, R. Weiss, J. Ruf, T. Kropf, W. Rosenstiel
                            Automatic Generation of Verification Properties for SoC Design from SysML-Diagrams
                          3rd Inernational UML for SoC Design Workshop at DAC'06 (UML-SoC), p.29-34, San Francisco, USA
                        März 2006
                        • P. K. Nalla, P. M. Peranandam, J. Ruf, S. Laemmermann, J. Behrend, R. Weiss, T. Kropf, W. Rosenstiel
                            Fast Distributed Property Checking
                          Design Automation and Test in Europe (DATE), University Booth
                        Februar 2006
                        • S. Lämmermann, R. Weiss, J. Ruf, T. Kropf, W. Rosenstiel
                           Automatische Eigenschaftsextraktion auf Systemebene aus SystemC Modellen
                          Methoden und Beschreibungssprachen zur Modellierung und Verifikation von Schaltungen und Systemen (MBMV), p.222-226, Dresden, Germany
                        Publikationen ohne Monatsangabe 2006
                        • P. M. Peranandam, P. K. Nalla, J. Ruf, R. J. Weiss, T. Kropf, W. Rosenstiel
                           Fast Falsification Based on Symbolic Bounded Property Checking
                          43rd Design Automation Conference (DAC)
                        • P. Duplys, R. J. Weiss, J. Ruf, T. Kropf, W. Rosenstiel
                           Monitoring-based Formal Hardware Verification
                          Methoden und Beschreibungssprachen zur Modellierung und Verifikation von Schaltungen und Systemen (MBMV)
                        • Ruf, J., Weiss, R., Lettnin, D. V., Lämmermann, S., Kropf, T., Rosenstiel, W.
                           SystemC Temporal Checker
                          TĂĽbingen: Department of Computer Engineering

                        2005

                          März 2005
                          • P. K. Nalla, P. M. Peranandam, J. Ruf, R. Weiss, T. Kropf, W. Rosenstiel
                             Bounded Property Checking with SymC
                            Design Automation and Test in Europe (DATE), University Booth
                          Publikationen ohne Monatsangabe 2005
                          • R. J. Weiss, J. Ruf, T. Kropf, W. Rosenstiel
                             Efficient and customizable integration of temporal properties into systemc
                            Forum on Specification and Design Languages (FDL)
                          • P. M. Peranandam, P. K. Nalla, R. J. Weiss, J. Ruf, T. Kropf, W. Rosenstiel
                             Overlap reduction in symbolic system traversal
                            IEEE International High Level Design Validation and Test Workshop (HLDVT)
                          • P. K. Nalla, R. J. Weiss, J. Ruf, T. Kropf, W. Rosenstiel
                             Parallel bounded property checking with SymC
                            Modellierung und Verifikation, 8. GI/ITG/GMM Workshop
                          • P. K. Nalla, R. J. Weiss, P. Peranandam, J. Ruf, T. Kropf, W. Rosenstiel
                             Symbolic bounded property checking in parallel
                            In 4th International Workshop on Parallel and Distributed Methods in Verification, Electronic Notes in Theoretical Computer Science, Elsevier
                          • R. J. Weiss, J. Ruf, T. Kropf, W. Rosenstiel
                             Symbolic model checking and simulation with temporal assertions
                            Advances in Design and Specification Languages for SoCs, Springer
                          • R. Weiss, J. Ruf, T. Kropf, W. Rosenstiel
                             Symbolic model checking and simulation with temporal assertions
                            In Proceedings of Design, Automation and Test in Europe (DATE)
                          • D. Lettnin, R. Weiss, A. Braun, J. Ruf, W. Rosenstiel
                             Temporal Properties Verification of System Level Design
                            In: Workshop on Object Oriented Software Design for Real Time and Embedded Computer Systems, 2005, Erfurt. Proceedings Net.ObjectDays 2005., p.271-282

                          2004

                          • P. M. Peranandam, R. J. Weiss, J. Ruf, T. Kropf, W. Rosenstiel
                             Dynamic guiding of bounded property checking
                            In IEEE International High Level Design Validation and Test Workshop (HLDVT)
                          • J. Ruf, R. J. Weiss, T. Kropf, W. Rosenstiel
                             Modeling and formal verification of production automation systems
                            Integration of Software Specification Techniques for Applications in Engineering, Lecture Notes in Computer Science, Vol.3147, p.541-566, Springer
                          • J. Ruf, R. Weiss, T. Kropf, W. Rosenstiel
                             Modeling and Formal Verification of Production Automation Systems
                            In Proceedings of Forum on Design Languages (FDL)
                          • S. Flake, W. MĂĽller, U. Pape, J. Ruf
                             Specification and formal verification of temporal properties of production automation systems
                            Integration of Software Specification Techniques for Applications in Engineering, Lecture Notes in Computer Science, Vol.3147, p.206-222, Springer
                          • P. Peranandam, R. Weiss, J. Ruf, T. Kropf.
                             Transactional level verification and coverage metrics by means of symbolic simulation
                            In Methoden und Beschreibungssprachen zur Modellierung und Verifikation von Schaltungen und Systemen, GI/ITG/GMM Workshop, Shaker Verlag

                          2003

                          • J. Ruf, P. Peranandam
                             Bounded property checking with symbolic simulation
                            In Methoden und Beschreibungssprachen zur Modellierung und Verifikation von Schaltungen und Systemen, GI/ITG/GMM Workshop, p.209-218, Shaker Verlag
                          • J. Ruf, P. M. Peranandam, T. Kropf, W. Rosenstiel
                             Bounded property checking with symbolic simulation (2)
                            In Forum on Specification and Design Languages
                          • A. Krebs, J. Ruf
                             Optimized temporal logic compilation
                            Journal of Universal Computer Science, Special Issue on Tools for System Design and Verification, Vol.9(2), p.120-137
                          • J. Ruf, T. Kropf
                             Symbolic verification and analysis of discrete timed systems
                            Formal Methods in System Design
                          • J. Ruf, T. Kropf
                             Symbolic verification and analysis of discrete timed systems (2)
                            Journal on Formal Methods in System Design, Vol.23(1)
                          • M. MĂĽller, W. Rosenstiel, J. Ruf
                             SystemC - Methodologies and Applications
                            , Kluwer Academic Publishers
                          • J. Ruf, P. Peranandam, T. Kropf, W. Rosenstiel
                             Using Symbolic Simulation for Bounded Property Checking
                            Proceedings of Forum on Design Languages (FDL)

                          2001

                          • J. Ruf, M. Hoffmann, T. Kropf, W. Rosenstiel
                             Simulation-Guided Property Checking Based on Multi-Valued AR-Automata
                            Proceedings of Design Automation and Test in Europe (DATE)
                          • J. Ruf, M. Hoffmann, J. Gerlach, T. Kropf, W. Rosenstiel
                             The Simulation Semantics of SystemC
                            Proceedings of Design Automation and Test in Europe (DATE)

                          2000

                          • J. Ruf, M. Hoffmann, T. Kropf, W. Rosenstiel
                             Checking Temporal Properties under Simulation of Executable Specifications
                            Proceedings of Workshop on High Level Design, Validation and Test (HLDVT)
                          • J. Ruf, M. Hoffmann, T. Kropf, W. Rosenstiel
                             Simulation Based Validation of FLTL Formulas in Executable System Descriptions
                            Forum on Design Languages (FDL)
                          • M. Hoffmann, J. Ruf, T. Kropf, W. Rosenstiel
                             Simulation Meets Verification – Checking Temporal Properties in SystemC1
                            Proceedings of the Symposium on Digital Systems Design (DSD)

                            Februar
                            • Stefan Lämmermann, Erik Markert, Axel Braun, JĂĽrgen Ruf, Thomas Kropf und Wolfgang Rosenstiel
                               Eigenschaftsbasierte Verifikation von MEMS
                              Cyber-Physical Systems – Enabling Multi-Nature Systems 2011 (CPMNS'11)